深圳市佳斯泰科技有限公司

近日，芯砺智能正式发布全自研Chiplet Die-to-Die互连IP（以下称CL-Link）芯片yi次性流片成功并顺利点亮。

据介绍，该芯片是人工智能时代片间互连zui优路径，能完美地实现高带宽、低延迟、低成本、高可靠性及安全性，可以广泛应用于智能汽车、人形机器人、高性能边缘计算、服务器等多个领域。

CL-Link通过一种用于片间互连的总线流水线结构，做到了以较小位宽来实现片间高带宽及低延迟的互连，每条信号速率高达16Gbps，其总线到总线的延时小于5ns，和片内总线延迟在同一量级，可以支持不同处理器和储存器之间的低延迟互连要求，从而实现1%2B1接近2的高效联合计算效率，在Chiplet高良率及低成本的基础上实现算力灵活扩展。

据悉，当前芯砺智能基于传统封装的CL-Link技术已经获得quan球shou个车规级ISO 26262 ASIL-D Readyren证，可以通过小芯片搭积木的方式实现灵活可扩展的多元化产品矩阵，实现商业价值zui大化。